記事 ID: 000082802 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Quartus® II タイミング・レポートと Time Columbus タイミング・アナライザーで異なるタイミングが表示されるのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェア・バージョン 13.1 の問題により、インテル® Quartus® II ソフトウェアのタイミング・レポートで報告されるタイミングが、Stratix® V デバイスの Time Customization Timing Analyzer で報告されたタイミングとは異なる場合があります。Quartus® II ソフトウェアのタイミング・レポートで報告されるタイミングが正しい。
解決方法 この問題を回避するには、Time彼方タイミング・アナライザーで次の手順に従ってください。
1. ネットリスト>タイミング・ネットリストの削除
2. ネットリスト>タイミング・ネットリストの作成
3. プロンプトが表示されるプロパティメニューで、Tcl コマンドに「-force_dat」を追加し、[OK] をクリックします。
4. Synopsys デザイン制約 (.SDC) ファイルとタイミング・ネットリストの更新。


以下の手順に従って、レポートのタイミングは Quartus® II ソフトウェアと同じタイミング・レポートを生成します。

この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。