記事 ID: 000082796 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

JESD204B IP コア・カスタマー・テストベンチまたはデザイン例 Testbench - Aldec Riviera Simulator を使用した場合、Arria 10 タイプのシミュレーションに失敗しました

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Riviera でシミュレーションを実行すると、Arria 10 タイプのシミュレーションは失敗します。 シミュレータ。

シミュレーションが完了すると、シミュレーション書き起こしは以下のように報告されます。 メッセージ：

カスタマー・テストベンチ:

“TESTBENCH_FAILED : Unexpected Failure. Probably testbench's issue”.

テストベンチのデザイン例:

" Pattern Checker(s): No valid data found! JESD204B Tx Core(s): OK! JESD204B Rx Core(s): OK! TESTBENCH_FAILED: SIM FAILED!"

rx_syncstatusArria 10 ネイティブ PHY からの信号は、 低。

この問題は、Quartus® II バージョン 14.1 および 14.1a10 で見つかりました。

解決方法

回避策はありません。この問題は今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。