記事 ID: 000082795 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/12

Qsys GUI の [クロック設定] タブに PCIe コアのクロック周波数が 12.5MHz で表示される理由

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* の IP コンパイラーでレーン数を 2 に設定すると、Qsys GUI の [クロック設定] タブに PCIe コアクロック周波数が 12.5MHz として表示されます。

     

     

    解決方法

    この問題を回避するには、pcie_parameters_validation.tcl の行 #1503 (\ip\altera\altera_pcie\altera_pcie_avmm) を変更します。

     

    差出人:

    set_parameter_value core_clk_freq 125

    宛先:

    set_parameter_value core_clk_freq 1250

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。