クリティカルな問題
詳細
DisplayPort* RX ビデオのライン開始とフレーム信号の開始
( rx_vid_sol および rx_vid_sof ) 主張され続け、
1 クロックサイクル未満。この問題は、シグナル \' FIFO 制御の変更によって発生します。
動作。お使いのビデオ処理 IP コア rx_vid_sol が、
rx_vid_sof シグナル \' レベルで、ビデオデータを処理します。
これらの信号がずれているため、正しく表示されません。ビデオ処理 IP コアの場合
の立ち上がりエッジを検出 rx_vid_sol し、 rx_vid_sof
信号はビデオ処理の動作に影響を与えなくなります。
解決方法
この問題を回避するには、次の 2 つの信号の立ち上がり検出ロジックを追加します。 DisplayPort RX コアを選択します。
この問題は、DisplayPort IP コアのバージョン 15.1 で修正されています。