記事 ID: 000082787 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

PCS バリアントおよび PCS およびトリプル・スピード・イーサネット IP MegaCore の PMA バリアントのみの信号をreset_rx_clkしてreset_tx_clkして、rx_clkとtx_clkに同期しないでください。

環境

    イーサネット
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

次のパッチは、reset_rx_clk信号がrx_clkに同期され、reset_tx_clk信号がtx_clkに同期されていることを確認するソリューションを提供します。

以下のリンクから、適切な Quartus® II ソフトウェア・バージョン 10.1SP1 patch 1.77 をダウンロードしてください。

インテル® Quartus® II ソフトウェア・バージョン 10.1SP1 パッチ 1.77 (Windows 用)

インテル® Quartus® II ソフトウェア・バージョン 10.1SP1 パッチ 1.77 (Linux 用)

Quartus® II ソフトウェア・バージョン 10.1SP1 ReadMe for patch 1.77

注意:

このパッチをインストールする前に、インテル® Quartus® II 10.1 SP1 ソフトウェアをインストール済みであるか、インテル® Quartus® II 10.1 SP1 ソフトウェアをインストールする必要があります。それ以外の場合、パッチは正しくインストールされず、Quartus® II ソフトウェアは適切に実行されません。

パッチをインストールした後で、デザインをコンパイルする前にトリプルスピード・イーサネット MegaCore®を再生成してください。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。