記事 ID: 000082752 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/04/20

AN661: ALTERA_PLL および ALTERA_PLL_RECONFIG メガファンクションによるフラクショナル PLL リコンフィグレーションの実装: 既知の問題

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

問題 133244: バージョン 2.0

表2は、Cカウンタ、Mカウンタ、およびNカウンタレジスタのすべてのビットが読取り/書込みであることを示しています。

Altera PLL リコンフィグレーション・メガファンクションの C カウンター、M カウンター、N カウンターレジスターのバイパス・イネーブル (ビット 16) および奇数除算 (ビット 17) ビットは書き込み専用です。これらのレジスタのいずれかが読み取られると、ビット 16 とビット 17 は常に 0 を返します。

解決方法

この問題は、AN661 バージョン 13.1 以降で修正されています。

関連製品

本記事の適用対象: 15 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。