記事 ID: 000082751 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

QSys の PCI Express 向け IP コンパイラーで Tx スレーブ Avalon-MM ポートを使用する際に PCI Express アドレスが不正なのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* の IP コンパイラーのバグのため® Quartus® II ソフトウェアのバージョン 11.1、11.1sp1 および 11.1sp2 では、TX Avalonを使用するとアドレスが正しく変換されない場合がありますAvalon®-MM スレーブポートは、ByteEnable のすべてのビットが表明されていない場合に PCI Express リクエストを生成します。

    例えば、TX Avalon-MM スレーブポートで有効になっている上位 dword のみで PCI Express リクエストが生成される場合、生成される PCI Express リクエストは 1 つの dword リクエストになりますが、低い dword のアドレスになります。

    この問題は、インテル® Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    解決方法

    Quartus® II ソフトウェア・バージョン 11.1sp1 でこの問題を解決するためのパッチが利用可能です。 以下の該当するリンクからパッチ 1.16 をダウンロードしてインストールします。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。