Stratix® II GX デバイスでは、無効な入力信号を受信すると、クロックおよびデータリカバリー (CDR) ブロックの逆シリアル化された出力データにランダムなデータが出力されます。ただし、無効な入力信号を持つ場合でも、CDR デシリアライズされた出力は固定されたクロックと同様のデータパターン (0101.. または 1010.. ) を持つ場合があります。このシナリオでは、8b/10b が有効になっている場合、PLD インターフェイス上の受信出力 (rx_dataout) には固定された 1001.または 1010.) の固定された 1001.または 1010 の値を持つ、ステータスシグナル、すなわちrx_disperr、rx_errdetect、およびrx_syncstatus信号は、固定データが無効であることを示すために変更されません。
この問題は、Stratix II GX の ALT2GXB 構成、トランシーバー設定、またはデバイスファミリーに依存しません。ただし、特定のトランシーバー・チャネルで無効な入力の問題が発生した場合、すべての条件下で同じチャネルで再現できます。シリアル入力ケーブルの電源を抜くか、アップストリーム・ソース・ドライバーを三元化したため、レシーバー入力に無効な信号が表示される場合があります。
CDR モード (手動または自動) に基づいて、この問題の次の回避策を使用します。
CDR を自動モードに設定: 自動モードでは、CDR が無効な入力信号を受信すると、Lock to Reference (LTR) と Lock to Data (LTD) 間で繰り返し移行します。 PLD ロジックで使用可能な「rx_freqlocked」信号は、この状態を示すために高と低を切り替えます。そのため、自動モードでは、PLD ロジックのパラメーターの 1 つとして「rx_freqlocked」を使用して、受信した入力データが有効かどうかを判断します。
CDR を手動モードに設定: 手動モードでは、ユーザーが LTR から LTD への CDR 移行を制御するため、CDR が LTD に設定されている場合、「rx_freqlocked」は高いままになります。したがって、このモードでは、「rx_freqlocked」信号を使用して、入力信号が無効かどうかを判断することはできません。基準クロック周波数とリカバリーされたクロック周波数を比較する外部 PPM 検出器を設計する必要があります。無効な入力信号を受信すると、リカバリーされたクロック周波数がドリフトし始めるので、ユーザーロジック内の設計された PPM 検出器の出力を使用して、リカバーされた入力信号が無効かどうかを判断する必要があります。
上記の回避策に加えて、PIPE プロトコル用にStratix II GX トランシーバー・チャネルを設定した場合は、「pipeelecidle」ステータス信号を使用して無効なシリアル入力を検出することもできます。「pipeelecidle」は PIPE モードでのみ使用できます。