記事 ID: 000082719 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/09/02

トランシーバー PCS チャネル・ボンディングが有効になっているとき、DisplayPort IP コア RX リンク・トレーニングが 1 つまたは 2 つのレーンで失敗するのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DISPLAYPort IP コアを PCS チャネル・ボンディングが有効になっているトランシーバーと組み合わせて使用すると、DisplayPort IP コアで RX ビットエラーが発生する場合や、RX リンク・トレーニングに完全に失敗する場合があります。これは、「PCS TX チャネル・ボンディング・マスター」が正しく設定されていない可能性があります。

設定が正しくないかどうかを確認するには、IPパラメーター・エディターの GUI でArria® 10 トランシーバー・ネイティブ PHY のインスタンス化を開きます。TX PMA 設定で、「TX チャネル・ボンディング・モード」が「PMA and PCS ボンディング」に設定されている場合は、「PCS TX チャネル・ボンディング・マスター」の設定を確認します。[Auto] に設定されている場合、トランシーバー・ネイティブ PHY IP はチャネル・ボンディング・マスターとしてチャネル 2 を自動的に選択することがあります。DisplayPort IP コアの使用レーンが 4 レーン未満ではチャネル 2 が駆動されないので、RX 側でクロックリカバリーの問題が発生する可能性があります。

解決方法

この問題を解決するには、「PCS TX チャネル・ボンディング・マスター」を 0 に設定します。チャネル 0 はすべてのレーンカウントで駆動されるため、この設定はこの問題を回避します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。