記事 ID: 000082710 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

インテル® Quartus® II ソフトウェア・バージョン 13.0 でデザインを再コンパイルする際に、Stratix V GX リコンフィグレーション・コントローラー IP pmatestbuズガンバスのタイミングエラーを解決するにはどうすればよいですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® II ソフトウェア・バージョン 13.0 でデザインをコンパイルする際に pmatestbuズラバスで報告されるタイミングエラーを解決するには、次の手順に従う必要があります。

    1. Quartus® 13.0 でトランシーバー・リコンフィグレーション・コントローラー IP を再生成します。
    2. alt_xcvr_reconfig.sdc ファイルをソーシングする前に、トップレベルの「derive_pll_clocks」SDC コマンドが実行されていることを確認します。
    3. トランシーバー TX PLL が外部 Tx PLL としてインスタンス化されている場合、alt_xcvr_reconfig.sdc ファイル内の次の制約を置き換えます。

    置き換える

    • set_clock_groups -asynchronous -group [get_clocks {*xcvr_native*avmm*pmatestbu customization[0]}]

    次の機能を使用

    • set_clock_groups -asynchronous -group [get_clocks {*hssi_avmm_interface_inst|pmatestbu customization[0]}]

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。