記事 ID: 000082709 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

PLL 使用サマリーで報告された PFD 周波数が、デバイス・データシートに記載されている仕様を超えているのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • 汎用コンポーネント
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PLL フェーズ周波数検出器 (PFD) への入力フリークエンシー (Fref) は、FREF = FIN / N です。

    フィッターが選択したフェーズロック・ループ (PLL) パラメーターによっては、設定が最適化されず、報告された PLL PFD がデバイス・データシートに報告されている最大周波数値を超える可能性があります。

    これは整数モードの PLL に影響します。

    これは、Quartus® II ソフトウェア・バージョン 12.0 以前で発生しています。

    解決方法

    計算された FREF がデバイス・データシートで指定されている最大周波数を超えている場合、Quartus® II ソフトウェアの将来のバージョンで固定されるまで、フラクショナル PLL モードを使用できます。

    この問題は、Quartus® II ソフトウェアの今後のバージョンで修正される予定です。

    関連記事

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。