記事 ID: 000082698 コンテンツタイプ: トラブルシューティング 最終改訂日: 2012/09/11

同期が失われたRx_data_readyビットが更新されないのはなぜですか?

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

バージョン 10.1 以前の 10GBASE-R PHY IP コアでは、PCS ステータス・レジスター (0x82) のビット 7 であるRX_DATA_READYは、同期が失われるとデアサートされません。

影響のある構成

この問題は、10GBASE-R PHY のStratix® IV およびStratix V の両方の実装に影響します。

ソリューションのステータス

この問題は、10GBASE-R PHY IP コアバージョン 11.0 で修正されています。

解決方法

回避策は、ロックステータスを示す内部信号を監視し、同期が失われたときにチャネルのデジタルリセットを実行することです。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。