記事 ID: 000082670 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/06/13

インテル® Arria® 10 PCIE* IP コアを使用する場合、Gen3 x1/x2 から Gen1 または Gen2 への速度変更時に修正可能なエラーが発生した場合、リンクが不安定であることを意味しますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    リカバリー状態で修正可能なエラーが発生することがあります。インテル® Arria® 10 PCIE* IP コアが Gen3 x1/x2 から Gen1 または Gen2 に速度を変更した場合。速度変更中にエラーが発生してもリンク品質が低いとは限らず、無視しても問題ありません。

    解決方法

    この問題に対する回避策や修正は必要ありません。システム・ソフトウェアでエラーがクリアされると、ディASSERTED のままになります。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。