イーサネット・デザイン例の E タイルハード IP が 10 個インテル® Stratix®構成FPGA、警告メッセージ (19238) とエラーメッセージ (19192) インテル® FPGA IP が表示されるのはなぜですか?

インテル® Stratix® 10 TX FPGA シグナル・インテグリティー開発キットを対象としたイーサネットインテル® FPGA IPサンプルデザイン向けインテル® Stratix® 10 E タイル・ハード IP の問題により、次の警告とエラーメッセージでFPGA構成が失敗します。

警告メッセージ (19238): 「VID デバイスの電源管理設定が不備がある」

エラーメッセージ (19192): 「VID パーツで電源管理設定が適切に設定されていない」

この問題を回避するには、<エクスサンプル・デザイン>/hardware_test_design/alt_ehipc3.qsfファイルに必要な SmartVID Quartus 設定ファイル(.qsf)の割り当てを追加して、構成エラー FPGA回避します。

set_global_assignment -name USE_PWRMGT_SCL SDM_IO14

set_global_assignment -name USE_PWRMGT_SDA SDM_IO11

「PMBUS MASTER」VID_OPERATION_MODE set_global_assignment名

set_global_assignment -name PWRMGT_BUS_SPEED_MODE "400 KHZ"

その他PWRMGT_SLAVE_DEVICE_TYPE set_global_assignment -name

set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 47

set_global_assignment -name PWRMGT_SLAVE_DEVICE1_ADDRESS 48

set_global_assignment -name PWRMGT_SLAVE_DEVICE2_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE3_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE4_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE5_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE6_ADDRESS 00

set_global_assignment -name PWRMGT_SLAVE_DEVICE7_ADDRESS 00

set_global_assignment -name PWRMGT_PAGE_COMMAND_ENABLE ON

「自動検出」PWRMGT_VOLTAGE_OUTPUT_FORMAT set_global_assignment -name

VOLTS のset_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション 18.1 以降で修正されています。