記事 ID: 000082665 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/11/16

インテル® 低レイテンシー 40Gbps イーサネット IP フォワード RUNT パケットが良好なパケットであるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    低レイテンシー 40G 100G イーサネット
    Arria® 10 および Stratix® V 向け低レイテンシー 40G イーサネット・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Arria® 10 およびインテル® Low Latency 40-Gbps イーサネット IP のインテル® Stratix® V バージョンに問題があるため、runt packets は適切なパケットとしてユーザーロジックに誤って転送されることがあります。

MAC レジスターカウンターの0x900 / 0x901 CNTR_RX_FRAGMENTSおよび0x904 / 0x905 CNTR_RX_FCSは、これらのラントフレームをカウントしません。

解決方法

この問題を回避するには、ユーザーロジックを変更して、同じクロックサイクルで SOP、EOP、および VALID が主張されるショートパケットをフィルタリングします。

この問題は、インテル® Quartus® Prime ソフトウェアの今後のリリースで修正される予定はありません。

インテル® Stratix® 10 バージョンのインテル® 低レイテンシー 40Gbps イーサネット IP はこの問題の影響を受けません。

関連製品

本記事の適用対象: 2 製品

インテル® Arria® 10 FPGA & SoC FPGA
Stratix® V FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。