記事 ID: 000082659 コンテンツタイプ: トラブルシューティング 最終改訂日: 2015/08/10

L2 キャッシュ・コントローラーのリビジョンが r3p2 と誤って表示されている

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Cortex-A9 マイクロプロセッサー・ユニット・サブシステムの章 第 3 巻: ハード・プロセッサー・システム・テクニカル・リファレンス・マニュアル Arria V デバイス・ハンドブックおよびCyclone V の デバイス・ハンドブック でARM のリビジョン番号が正しく報告されない CoreLink レベル 2 キャッシュ・コントローラー L2C-310この章では L2 キャッシュを報告します。 r3p2 としてコントローラーのリビジョン。L2 キャッシュ・コントローラーの実際のリビジョン番号 これらのデバイスでは r3p3 です。

    解決方法

    ハンドブック v14.0 以降に更新してください。上記を見ている場合 ハンドブック、記載されている改訂番号を修正してください。

    関連製品

    本記事の適用対象: 2 製品

    Cyclone® V FPGA & SoC FPGA
    Arria® V FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。