記事 ID: 000082653 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/01/05

エラー (175020): フラクショナル PLL のリージョンへの不正な制約 (x 座標、y 座標) から (x 座標、y 座標): リージョン内の有効な位置はありません

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーは、STRATIX® V、Arria® V、Cyclone® V デバイスで発生する可能性があります。PLL インテル® FPGA IPは、そのネットワークが専用のクロック入力ピンで駆動されているグローバルまたは地域のネットワークから供給されます。 専用クロックピンをグローバル / 地域ネットワーク経由でフェーズロック・ループ (PLL) に接続することは有効ですが、Quartus® II ソフトウェアでは、クロック制御ブロックを介してクロックをグローバルまたは地域リソースに明示的にプロモーションすることなく、この接続を許可しません。

    解決方法

    専用クロック入力ピンと PLL インテル FPGA IP間のクロックパスに、ALTCLKCTRL インテル® FPGA IPを挿入します。 クロック信号にグローバルプリミティブまたはグローバル信号割り当てを使用するだけでは十分ではなく、ALTCLKCTRL インテル® FPGA IPをデザイン内でインスタンス化する必要があります。

    これは、クロック入力ピンが PLL インテル FPGA IPに専用アクセスできる場合には必要ありません。

    関連製品

    本記事の適用対象: 15 製品

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。