記事 ID: 000082607 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Arria II GX デザインで JTAG クロックの最小期間違反が報告されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 Quartus® II ソフトウェアの問題により、Arria® II GX デザインは JTAG クロックの最小期間違反を報告する場合があります。この問題は、実際の制限値の 30 ns ではなく 100 ns 以上の期間を指定するタイミングモデルが不正であるためです。
解決方法 JTAG クロックの動作周波数が 30 ns 以上の場合、この違反は安全に無視できます。

関連製品

本記事の適用対象: 1 製品

Arria® II GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。