記事 ID: 000082566 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone・シリーズ・FPGAに実装されている PCI インターフェイスで同時スイッチング・ノイズ (SSN) を低減するには、何を考慮すべきですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

考慮すべきは SSN です。 ターゲット PCI インターフェイスのアドレス / データ (AD) バスが次から変更された場合 Cyclone®シリーズデバイス で高インピーダンス (Hi-Z) に出力。

例えば、Cycloneシリーズのデバイスが次のように機能している場合、 ターゲットの PCI デバイスが AD バスを高から低 (または低から高) にドライブし、 その後短時間 (数ナノ秒)、出力イネーブル (OE) 信号が出力されます。 高値から (output) から low (Hi-Z) FPGAが前に短いパルスを出力するように見えます 出力ドライバーを無効にします。

この場合、AD バスが大きくなっているため、AD バスの信号が大きな振幅で鳴ることがあります。 パルス・インジェクション直後のインピーダンス状態。

クロックの近くに複数の AD 信号がある場合 入力ピンが鳴っている場合、クロック入力ピンとクロストークする場合があります。 ターゲットFPGAが間違ったクロックエッジをキャプチャーする可能性があります。

 

解決方法

次の 2 つの回避策があります。 これは避けてください。

 

1. OE 信号を早く切り替えて、 AD バスが切り替える前に OE が低くなります。

2. OEM の場合、AD バスの切り替え防止 は高値から低値に上がります。

関連製品

本記事の適用対象: 13 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
インテル® Cyclone® FPGA
Cyclone® V E FPGA
インテル® MAX® 10 FPGA
Cyclone® III LS FPGA
Cyclone® V SE SoC FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。