記事 ID: 000082561 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Arria 10 HDMI デザインのタイミング違反

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Arria 10 デバイス用に HDMI デザインを実行すると、デザインにタイミングが生じる場合があります デュアルクロック FIFO (DCFIFO) ブロック内の違反。DCFIFO ブロックは、 受信機からトランスミッターへの HDMI ビデオ、オーディオ、補助データ。

    タイミング違反は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでデザインを実行した場合にのみ発生します。 エディション・バージョン 15.1。

    解決方法

    この問題の回避策はありません。

    この問題は、HDMI IP コアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。