クリティカルな問題
詳細
Arria® 10 PCIe* ハード IP がルートポートとして構成されている場合、エンドポイントにメモリー読み取り要求を送信し、エンドポイントが不正な形式の完了パケットを返すと、ルートポートは AER レジスターを更新せず、警告なしにドロップすることがあります。
この問題はシリコンバグとして確認されています。
解決方法
この問題を回避するには、ユーザー アプリケーションでこの制限を認識し、完了パケットを待機している間に送信されるポストされていない TLP のタイマーを実装する必要があります。次に、ユーザ ロジックは、長さフィールド値が、エンドポイントによって送信される完了パケットの実際のパケット長と一致することを確認する必要があります。
この問題は、インテル® Quartus® Prime ソフトウェアの今後のリリースで修正される予定はありません。