記事 ID: 000082517 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

クリティカル警告: インスタンス '...|' のパラメーター'crcchk_init'sv_hssi_10g_rx_pcs_rbcには不正な値「」が割り当てられます。有効なパラメーター値は「(crcchk_int)」です。値「crcchk_int」を使用

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 13.1 以前でStratix® V デバイス 10GBaser-R IP を実装すると、次の警告メッセージが表示されることがあります。

情報 (10648): sv_hssi_10g_rx_pcs_rbc.sv(1916): 「Verilog HDL Display System Task」の情報: クリティカル警告: インスタンス'...|のパラメーター'crcchk_init'sv_hssi_10g_rx_pcs_rbcには不正な値「」が割り当てられます。 有効なパラメーター値は「(crcchk_int)」です。 値「crcchk_int」を使用
情報 (10648): sv_hssi_10g_tx_pcs_rbc.sv(1822): クリティカル警告: インスタンス '...|' のパラメーター「crcgen_init」における Verilog HDL Display System Task の情報sv_hssi_10g_tx_pcs_rbcには不正な値の「」が割り当てられます。 有効なパラメーター値は「(crcgen_int)」です。 値「crcgen_int」を使用

解決方法

この警告は無視しても問題ありません。

この警告は、今後のインテル® Quartus® II ソフトウェアで削除される予定です。

関連製品

本記事の適用対象: 4 製品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。