詳細
このエラーメッセージは、Quartus® II ソフトウェアのバージョン 2.1 以降に表示されます。ネットには複数のドライバーが含まれているので、デザインのノードには複数の割り当てが割り当てられていることを示しています。2 つ目のエラーは、割り当てが行われたデザインブロックの最後に行番号があることを示します。同じ信号に複数のアサインメントまたはドライバーを作成しないように、Verilog HDL または VHDL コードを修正する必要があります。
インテル® Quartus® II ソフトウェアのバージョンが 2.1 未満では、このような不正な複数の割り当てに関するエラーは生じませんでした。そのため、2.1 より前のバージョンで正常にコンパイルされた古いコードでは、このエラーが発生する可能性があります。同じ信号への複数のアサインメントは Verilog HDL または VHDL 言語ではサポートされていません。また、他のサードパーティー製合成ツールでもこの種のコーディングにエラーが発生します。この問題を解決するには HDL コードを修正し、コンパイル中にエラーメッセージを解消する必要があります。