記事 ID: 000082480 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2013/08/27

Stratix® V デバイスのフラクショナル PLL の位置割り当て方法を教えてください。

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのStratix® V デバイスのフラクショナル PLL のロケーション・アサインメントは、アサインメント・エディターを使用して、以下の手順を実行できます。

  1. 割り当てエディターで、カテゴリーを「ロケーション」に設定します。
  2. [To] 列で、ノード・ファインダーを使用して PLL インスタンスを 選択 します。 フィルターとして *.gpll* を選択して検索を絞り込むのが役立ちます。
  3. [割り当て名] 列で、[場所] を選択します。
  4. 」列をダブルクリックし、ドロップダウンリストから「エレメント」として「フラクショナル PLLを選択します。 これにより、ドロップダウン・リストから有効な X、Y、N のロケーションを指定できます。
  5. PLL インスタンス・アサインメントに「~FRACTIONAL_PLL」を追加して、PLL の位置を正しく割り当てます。

たとえば、「To」列のノード名は、次のようになります。

altpll0:inst|altpll0_0002:altpll0_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL

.qsf 設定の例は次のとおりです。

set_location_assignment FRACTIONALPLL_X0_Y122_N0 -to "altpll0:inst|altpll0_0002:altpll0_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL"

解決方法

なし

関連製品

本記事の適用対象: 1 製品

Stratix® V GX FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。