記事 ID: 000082438 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Verilog HDL エラー : <location>: インデックス <number> 宣言された範囲外にすることはできません [<number>:<number>] for vector "<name>"</name></number></number></number></location>

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアのバージョン 13.0 以前のバージョンで問題が発生したため、MegaWizard™ プラグイン・マネージャーで生成されたメガファンクションLPM_DECODEが正しくない可能性があり、合成中に上記のエラーが生成される可能性があります。例えば、8 ビットの入力幅を持ち、値 122、123、124、125 をデコードするように構成されたLPM_DECODEメガファンクションの場合、信号 sub_wire0 は誤って [7:0] .

解決方法

この問題を解決するには、シグナル宣言を手動で次に変更します。

wire [255:0] sub_wire0;

この問題は、Quartus® II ソフトウェア・バージョン 13.0 SP1 から修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。