記事 ID: 000082434 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Stratix IV の ALTGX メガファンクションをインスタンス化しようとすると、Quartus® II ソフトウェアが 2 つのエッジ PLL をマージできません。

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PLL 数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    ALTGX メガファンクションを 2 つでインスタンス化しようとすると 異なるトランシーバー・バンクに配置されたデータチャネル、インテル® Quartus® FPGA II ソフトウェアが 2 つのエッジ PLL をマージできない場合 同じインデックスを持ち、同じリコンフィグレーション・グループに属しています。

    解決方法

    2 つのエッジ PLL を統合するには、位置の割り当てを使用します。 2 つのエッジ PLL を同じ場所に配置し、 INCLK_INPUT_PERIOD設定は同じです。

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。