記事 ID: 000082430 コンテンツタイプ: エラーメッセージ 最終改訂日: 2014/09/15

内部エラー: サブシステム: ASMGX、ファイル: /quartus/comp/asmgx/asmgx_arriav.cpp、行: 575 不正な設定: (サイド、トリプレット、チャネル) = (1,1,1): (iqtxrxclk_a_sel, iqtxrxclk_b_sel) =(4,1)

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェアの問題により、トランシーバーを使用して Arria® V デザインをコンパイルする際にこのエラーが表示されることがあります。これは、TX または RX クロック配線の輻輳の結果です。

    解決方法

    この問題を回避するには、別のチャネルから txclkout ポートと rxclkout ポートを使用して、輻輳を緩和してみてください。

    関連製品

    本記事の適用対象: 1 製品

    Arria® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。