記事 ID: 000082424 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

Qsys でハード・メモリー・コントローラーを生成する際にエラーが発生する場合があります

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    この問題は、ハード・インターフェイスを使用している DDR2 および DDR3 インターフェイスに影響を与えます。 Arria V または Cyclone V デバイスのメモリー・コントローラー。

    Qsys を使用して外部Arria V または Cyclone V を生成する場合 メモリー・コントローラーで次のエラーメッセージが表示される場合があります Quartus® II フィッターフェーズ中:

    Error (15332): Port SHIFTEN of cyclonev_pll_reconfig ":|_pll0:pll0|pll1~PLL_RECONFIG" has 10 connections, but the maximum bus width of port SHIFTEN is 9..

    エラー・メッセージは pll_sharing 、コンジットの際に表示されます。 外部メモリー・インターフェイスがトップレベルのコンジットにさらされている Qsys で。

    Qsys は現在不正な警告を発行しています。 pll_sharing コンジットをトップレベルのポートにエクスポートします。 コンジットをエクスポートすると、これらの信号が出力されないようにします。 フィッターが正しく調整する必要があります。これは最上位レベルに割り当てられているためです。 ピン。フィッターエラーが発生します。

    解決方法

    この問題の回避策は、Qsys 警告を無視することです。 を選択し、コンジットをトップレベルのポートにエクスポートしないようにします。フィッターエラー その後は発生しません。

    詳細については、次のナレッジを参照してください。 ベース・ソリューション:

    pll_sharingコンジットに Qsys 警告が表示される理由 UniPHY で PLL 共有モード・オプションが \'No Sharing\' に設定されている場合 メガコアの設定について

    この問題は今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。