記事 ID: 000082373 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® Quartus® Prime 開発ソフトウェアのバージョン 18.1 以前のコンパイルフローは、インテル® Stratix® 10 TX または MX デバイス E タイルネイティブ PHY IP で高速パイプライン・レジスターが有効になっているのに、ルート段階で数時間動かなくなってしまうのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・バージョン 18.1 以前の問題により、インテル Stratix 10 TX または MX デバイス E タイル・ネイティブ PHY IP で高速パイプライン・レジスターが有効になっている場合、ルートステージでコンパイルフローが数時間停止することがあります。コンパイルフローは最終的に完了するまで実行される場合があります。コアから周辺部および周辺部からコアパスに対して、いくつかのホールドタイム違反が発生します。

    解決方法

    この問題を回避するには、インテル Stratix 10 TX または MX デバイス E タイルネイティブ PHY IP の [コアインターフェイス] タブの [TX 高速パイプラインレジスターを有効にする] および [RX Fast Pipeline Registers を有効にする] オプションのチェックマークを外します。

    この問題は、インテル® Quartus® Prime 開発ソフトウェアの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 MX FPGA
    インテル® Stratix® 10 TX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。