記事 ID: 000082358 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Cyclone II デバイス・ハンドブック の PLL の章にあるグローバル・クロック・ネットワーク接続テーブルに既知の問題がありますか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Cyclone II デバイス・ハンドブック (PLL) の章の表 79 に、不正な LVDSCLK 番号が付けられています。

CLK (x) ピンと LVDSCLK(x)p/n ピンの正しいマッピングは、以下のとおりです。


CLK0、LVDSCLK0p
CLK1、LVDSCLK0n
CLK2、LVDSCLK1p
CLK3、LVDSCLK1n
CLK4、LVDSCLK2p
CLK5、LVDSCLK2n
CLK6、LVDSCLK3p
CLK7、LVDSCLK3n
CLK8、LVDSCLK4n
CLK9、LVDSCLK4p
CLK10、LVDSCLK5n
CLK11、LVDSCLK5p
CLK12、LVDSCLK6n
CLK13、LVDSCLK6p
CLK14、LVDSCLK7n
CLK15、LVDSCLK7p

これは、Cyclone II デバイス・ハンドブック の今後のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

Cyclone® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。