記事 ID: 000082355 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/05/29

プロトコル経由コンフィグレーション (CvP) が PCIe Gen1 x1 の Cyclone® V または Arria® V でコアイメージの更新を開始できないのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.1 アップデート 4 以前の問題により、CvP がコアイメージ・アップデートの開始に失敗し、PCI Express® Gen 1 x1 の Cyclone® V または Arria® V のタイムアウトエラーが表示されることがあります。

    この問題は、CvP アップデートモードと CvP 初期化モードの両方でコアイメージのアップデートに影響します。CvP 初期化モードでの周辺イメージ構成の直後の最初のコアイメージ構成には影響しません。PCIe Gen 1 x4 または x8 では問題は発生しません。

    解決方法

    この問題を回避するには、以下の手順を実行します。

    1. alt_xcvr_reconfig という名前のリコンフィグレーション・コントローラー・インスタンスを検索して、デザイン内のreconfig_controller全体をコメントアウトします。
    2. コメントアウトされたインスタンスの後に、下記の Verilog HDL に示されている 5 行をalt_xcvr_reconfigに追加します

      ワイヤ [69:0] reconfig_to_xcvr_bus = {25\'H0, 1\'B1, 44\'H0};
      pcie_reconfig_driver_0_reconfig_mgmt_waitrequest = 1\'b0 を割り当てます。
      pcie_reconfig_driver_0_reconfig_mgmt_readdata = 32\'h0 を割り当てます。
      alt_xcvr_reconfig_0_reconfig_busy_reconfig_busy = 1\'b0 を割り当てます。
      alt_xcvr_reconfig_0_reconfig_to_xcvr_reconfig_to_xcv r = { 2 {reconfig_to_xcvr_bus}} を割り当てます。

    この問題は、Quartus® II ソフトウェアの今後のリリースで修正される予定です。

    関連製品

    本記事の適用対象: 4 製品

    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。