クリティカルな問題
詳細
40GbE および 100GbE MAC および PHY IP コアには PHY IP コアが含まれます。 MegaWizard プラグイン・マネージャーによって生成されます。PHY を再生成する場合 インテル® Quartus® II ソフトウェアの新しいリビジョンであるインテル® Quartus® プロセッサーの IP コア フィッターは 0 ppm の関係性に関して重大な警告を生成する場合があります さまざまな PMA チャネル間で。
解決方法
この問題は、インテル® Quartus® ソフトウェアの 12.1 リリースで修正されています。 IP コアにアクセスします。
IP コアの 12.0 リリースでは、Quartus® フィッターがチェックします。 送受信するクロック間に必要な 0 ppm のばらつき 異なる PMA レーン上のシリアルデータ。ツールが認識しない PHY レーンの上に配置されたクロック・アーキテクチャー。追加がない場合 以下の 0 ppm クリティカル警告が表示されます。 インテル® Quartus® II ソフトウェア・バージョン 12.0 のフィッターによって作成され、 STRATIX IV およびStratix V デバイス:
Critical Warning (178012): Coreclk source from 10G RX
PCS atom alt_e100_pma:pma|alt_e100_e10x10:gx|.....si_10g_rx_pcs|wys
do not have same 0ppm source with respected to PCS internal clock
because rx_pld_clk source of 10G RX PCS atom alt_e100_pma:pma|alt_e100_e10x10:....�
この問題を解決するには、トップレベルの .qsf ファイルを使用します。 デザインには特定の制約が含まれている必要があります。
Stratix IV デバイスに基づくデザインには、以下のものが含まれている必要があります。 制約：
set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *set_instance_assignment -name GXB_0PPM_CORE_CLOCK ON -from * -to *
Stratix V デバイスに基づくデザインには、以下のものが含まれている必要があります。 制約：
set_instance_assignmen