記事 ID: 000082322 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

DCFIFO IP コアを備えたストレージとして LE を使用する場合、SDC 制約は無視されます

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    DCFIFO IP コアを使用してストレージ実装として LE を選択すると、 自動生成された Synopsys デザイン制約 (SDC) テンプレートが無効です。SDC 制約は無視され、デザインに適切な制約はありません。

    ストレージに LE を選択すると、DCFIFO IP コアに影響します。 実装。

    解決方法

    対応するグレーカウンターを使用して生成された SDC テンプレートを変更します。 シンクロナイザーの名前。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。