記事 ID: 000082265 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

DDR2 ハイパフォーマンス (HP) コントローラーのシミュレーションで、tINIT 時間を 200us に指定した場合でも、CKE が HIGH から最初のプリチャージ (PCH) コマンドまで 400ns の遅延を示さないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

DDR2 HP コントローラーの IP Megawizard で「自動キャリブレーション・シミュレーション・オプション」を選択した場合でも、DDR2 HP コントローラーのシミュレーションには、200us の tINIT 時間を指定した場合でも、CKE から最初の PCH コマンドまで 400ns の tINIT 時間および 400ns の遅延は表示されません。これはシミュレーションの動作に過ぎません。ハードウェアには表示されません。

シミュレーションで 400ns を待つ場合は、「フルキャリブレーション (シミュレーション時間の長い)」を選択してください。

関連製品

本記事の適用対象: 6 製品

Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。