記事 ID: 000082226 コンテンツタイプ: トラブルシューティング 最終改訂日: 2018/10/29

インテル® Arria 10® PCI Express* のハード IP レーン・エラー・ステータス・レジスターがクリアされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル® Arria® 10 PCI Express* ハード IP の書き込みアドレスデコードの問題により、このレジスターに「1」を書き込んだ後、レーンエラーのステータスレジスターのクリアに失敗する場合があります。

 

 

解決方法

この問題を回避するには、セカンダリー PCI Express* 拡張ケイパビリティーにあるリンク・コントロール 3 レジスター (オフセット 04h) に「1」を書き込みます。このレジスターが設定され、レーンエラーのステータスレジスターがクリアされます。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。