インテル® ARRIA® 10 または インテル® Stratix® 10 デバイスで 25G イーサネット・FPGA IP を使用する場合、RS-FEC アラインメント・マーカーは正しいですか?

インテル® Arria® 10 または インテル® Stratix® 10 デバイスで 25G イーサネット・FPGA IP を使用する場合、オプションの RS-FEC アラインメント・マーカーは仕様の最終バージョンに準拠しません。

25G - 50G 仕様 3.2.1.1.2 RS-FEC を使用するリンクの 25G PCS サブレイヤー操作では、整列マーカーを次のように指定する必要があります。

[256] = 0

[255:0] ='{

0xC1、0x68、0x21、0x33、0x3E、0x97、0xDE、0xCC、// AM0 (PCS レーン 0)

0xF0、0xC4、0xE6、0x33、0x0F、0x3B、0x19、0xCC、// AM1 (PCS レーン 1)

0xC5、0x65、0x9B、0x33、0x3A、0x9A、0x64、0xCC、// AM2 (PCS レーン 2)

0xA2、0x79、0x3D、0x33、0x5D、0x86、0xC2、0xCC};AM3 (PCS レーン 3)

25G イーサネット IP は以下を送信します。

[256] = 1

[255:0] ='{

0xC1、0x68、0x21、0x33、0x3E、0x97、0xDE、0xCC、// AM0 (PCS レーン 0)

0xF0、0xC4、0xE6、0x00、0x0F、0x3B、0x19、0xFF、// AM1 (PCS レーン 1)

0xC5、0x65、0x9B、0x00、0x3A、0x9A、0x64、0xFF、/AM2 (PCS レーン 2)

0xA2,0x79,0x3D,0x00,0x5D,0x86,0xC2,0xFF}; AM3 (PCS レーン 3)

アラインメント・マーカー AM1、AM2 および AM3 では、0x00と0xFFの不正な BIP3 および BIP7 値が使用されます。0x33と0xCCは AM0 のように使用する必要があります。

ユーザーガイドに記載されているように、これは 25G イーサネット IP が 25G & 50G イーサネット仕様のドラフト 1.6 バージョンに準拠しているためです。

この問題の回避策はありません。

この問題は、インテル® Quartus® Prime 開発ソフトウェアのバージョン 19.1 以降修正されています。