デュアルポート RAM で同じアドレスへの同時読み取りと書き込みを実行するとどうなりますか?

Quartus® II ソフトウェアとMAX PLUS^® II ソフトウェアのデュアルポート RAM で、同じアドレスへの読み書きを同時に試みると、さまざまな可能性^{があります}。

RAM の出力ポートを取り消すと、次のいずれかの状況が発生します。

ケース 1:リードクロックの周波数がライトクロックの 2 倍を超えています。書き込みクロックはこの時点でデータを書き込まれていません。そのため、リードクロックは古いデータ値にアクセスします。

ケース 2:デュアルポート RAM は、読み書きに同じクロックを使用します。クロックの立ち下がりエッジの後に、新たに書き込まれたデータが出力_{(t EABDD)}に表示されます。より遅いクロック周波数では、古いデータ値はクロックの立ち上がりエッジの直後に表示され、その後に新しく書き込まれたデータが立ち下がりエッジの後に_EABDD に表示されます。

RAM の出力ポートが登録されると、次の条件が保持されます。

ケース 1:リードクロックが非常に高速です (周波数> 1/t_EABDD)。q 出力は古いデータ値を読み取ります。

ケース 2:デュアルポート RAM は、読み書きに同じクロックを使用します。q 出力は、新しく書き込まれたデータ値を読み取ります。

ケース 3:読み取りおよび書き込みクロックが分離され、リードクロックの_EABDDの周波数が 1/t 未満です。q 出力は、新しく書き込まれたデータ値を読み取ります。

TEABDD FLEX の EAB データインからデータアウトまでの有効な遅延です®10K デバイスと TESBDD とは、APEXの ESB データインデータアウトの有効な遅延です。TM20K デバイス。これらのパラメーターは、適切なデバイス・ファミリーのデータシートで指定されています。