記事 ID: 000082194 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

rx_oc_busyポートがトップレベルの信号ではありません

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    10GBase-R PHY IP コアの章 を選択します。 Altera トランシーバー PHY IP コア・ユーザーガイドでは、この rx_oc_busy 信号を IP コアのトップレベルの信号として。しかし、この信号は現在 リコンフィグレーション・バスに含まれます。

    解決方法

    この問題は、以下のバージョン 11.1 SP2 で修正されています。 Altera トランシーバー PHY IP コア・ユーザーガイド

    関連製品

    本記事の適用対象: 1 製品

    インテル® プログラマブル・デバイス

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。