記事 ID: 000082192 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

警告 (332174): 次のフィルターは無視されます。 <variation name="">_p0.sdc(679): _UNDEFINED_PIN__driver_core_clkがクロックと一致できませんでした</variation>

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェア・バージョン 12.0sp2 でハード・メモリー・コントローラーを使用し、IP Megawizard によって生成されたフォルダーではなく、Qsys によって生成されたファイルまたはフォルダー内のファイル <variation name>_example_design/example project をコンパイルすると、次の警告が表示される場合があります。

Warning (332174): Ignored filter at _p0.sdc(679): _UNDEFINED_PIN__driver_core_clk could not be matched with a clock

pll_driver_core_clk はサンプルプロジェクト用のドライバークロックです。プロジェクト例を使用していない場合、インテル® Quartus® はユーザー・ロジックのドライバー・クロックを認識しません。これにより、警告が表示されます。

解決方法

この警告は安全に無視して、PLL リファレンス・クロック用に独自のタイミング制約を作成することができます。

この問題は、Quartus® II ソフトウェア・バージョン 13.0 で修正されています。

関連製品

本記事の適用対象: 11 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。