記事 ID: 000082145 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Quartus® II バージョン 7.2SP3 で作成された DDR3 ハイパフォーマンス・コントローラーをシミュレーションする際に、ctl_cal_success信号が高くなる前に DQ および DQS 信号にアクティビティがないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアおよび IP バージョン 7.2SP3 では、シミュレーション・モードではキャリブレーションが実行されないため、信号が高くなる前に DQ abd DQS 信号の動作ctl_cal_success確認できません。

シミュレーションでのキャリブレーション・サポートは、今後のバージョンの Quartus® II ソフトウェアおよび IP で追加される予定です。

関連製品

本記事の適用対象: 1 製品

Stratix® III FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。