記事 ID: 000082131 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

プロジェクトで CvP モードが有効になっているのに、JTAG を介して設定した場合、Stratix V、Arria V または Cyclone V デバイスがユーザーモードに入れないのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 A Stratix® V、Arria V、または Cyclone V デバイスは、JTAG 経由で設定するとユーザーモードに失敗する場合があります (.sof が Quartus から生成された場合)® CvP (Configuration via Protocol) モードが有効になっている II プロジェクト。これは、CvP モードが有効になっている場合、および JTAG 経由でFPGAを設定する場合、設定が完了した後に PCIe IP の CvP モード・コントロール・レジスターに書き込む必要があるためです。デバイスがユーザーモードに入ることができるようにします。
解決方法 JTAG 経由でデバイスを設定するには、CvP モードを無効にしてプロジェクトを再コンパイルして、新しい .sof を生成します。

関連記事

関連製品

本記事の適用対象: 12 製品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。