記事 ID: 000082130 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/29

エラー: lcd_controller.v(41) での Verilog HDL ポート宣言エラー: 入力ポート「bus」は「reg」タイプで宣言できません

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

このエラーは、Quartus® II ソフトウェア・バージョン 5.0 以降でMAX® II 開発キット USB リファレンス・デザイン (バージョン 6.0.1 以前) をコンパイルすると発生します。

このエラーは、ソフトウェアを Verilog HDL 規格に準拠させるために Quartus® II SoFware バージョン 5.0 に導入された制限に起因します。入力ポートのタイプは reg にすることはできませんが、Quartus® II ソフトウェアのバージョン 4.2 以前では適用されません。

これらのエラーを回避するには、"reg [10:0] bus;"や入力タイプが reg として宣言されているその他の同様の行を削除してください。

この問題は、MAX II 開発キットバージョン 6.0.1 から修正されています。最新バージョンをリクエストするmySupport。 また、MAX II 開発キットのバージョン 6.0.1 は、次のリンクからダウンロードftp.altera.com/outgoing/devkit/MII_1270N_Kit-v6.0.1.exe。

関連製品

本記事の適用対象: 1 製品

MAX® II CPLD

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。