記事 ID: 000082098 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

BAR0 から BAR5 への「サイズ」パラメーターが、PCI Express* バージョン 18.0 のインテル® Arria® 10 または 10 GX Avalon®-MM インターフェイスインテル® Cyclone®デフォルトで 4 に設定されているのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® Arria® 10 Cyclone® 10 PCI Express* のハード IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* バージョン 18.0 のインテル® Arria®またはインテル® Cyclone® 10 GX Avalon®-MM インターフェイスに問題があるため、BAR0 から BAR5 への「サイズ」パラメーターは読み取り専用で、デフォルトでは 4 に設定されています。

    解決方法

    この問題を回避するには、デザインを インテル® Arria® に移行するか、PCI Express* バージョン 18.1 用 10 GX Avalon®-MM インターフェイスをインテル® Cyclone®してください。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Arria® 10 GX FPGA
    インテル® Cyclone® 10 GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。