記事 ID: 000082076 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2021/08/28

STRATIX II デバイスのレガシー QDRII SRAM コントローラーの CQ および CQn 双方向ピンにオンチップ終端を並列割り当てするにはどうすればよいですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Stratix® II デバイスのレガシー QDRII SRAM コントローラーでは、CQ ピンは双方向ピンとしてコーディングされます。OCT (Parallel On Chip Termination) は、Stratix II デバイスの双方向ピンではサポートされていません。

CQ ピンと CQn ピンに並列 OCT を割り当てるには、データパスの CQ および CQn stratixii_io WYSIWYG を変更してoperation_modeを「入力」に設定して、レジスター関連、出力関連、および oe 関連パラメーター (ddio_mode、output_register_mode、oe_register_modeなど) を削除する必要があります。「cq_inst」および「cqn_inst」という名前の HDL ファイル_auk_qdrii_sram_cq_cqn_group.v/.vhd で見つけることができます。

ピン入力を双方向ではなく行うと、それに並列 OCT を割り当てることができます。

コアを再生成するたびに、上記のコードを変更する必要があります。

関連製品

本記事の適用対象: 2 製品

Stratix® II GX FPGA
Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。