記事 ID: 000082047 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

マスター・リセットが表明されると、Avalon MM クロック・クロッシング・ブリッジからスプリアスな readdatavalid パルスが表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Avalon MM クロック・クロッシング・ブリッジでAvalon MM マスター・インターフェイスのリセットがアサーティブされると、Avalon® MM スレーブ・インターフェイスで不正なリードデータ検証パルスが発生することがあります。

クロッククロスブリッジは、Avalon MM マスターがAvalon MM スレーブに接続されている場合、Qsys によって推論されます。2 つのインターフェイスのクロックとリセットは異なります。

解決方法

このような状況を回避するには、Avalon MM クロック・クロッシング・ブリッジの両ポートのリセットが同じソースからであることを確認して、独立してアサーティブに設定することはできません。

Avalon MM クロック・クロッシング・ブリッジのリセット・スキームは、インテル® Quartus® II ソフトウェアの今後のバージョンで強化される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。