記事 ID: 000082009 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express* の Stratix V ハード IP でサポートされているペイロードの最大サイズは?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細 ドキュメント・エラーのため、PCI Express* 向けStratix® V ハード IP のハード IP 実装における「 ダイナミック・リコンフィグレーション可能レジスター 」の表®ユーザーガイドでは、4096 バイトの最大ペイロードを示し、他の表では最大 2048 バイトを示しています。
解決方法

正しいペイロードの最大サイズは 2048 バイトです。

これは今後のユーザーガイドで修正される予定です。

関連製品

本記事の適用対象: 3 製品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。