記事 ID: 000082007 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

サードパーティー・シミュレーターでネットリスト・シミュレーションを実行すると、SCFIFO Megfunction の Q 出力に「X」が表示されるのはなぜですか?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この問題は、SCFIFO Megafunction のクロック周波数が 400MHz を超える場合にゲートレベルのタイミング・シミュレーション中に生じる場合があります。この問題は、Quartus®® II ソフトウェア・バージョン 5.1 SP1 のネットリスト・ライターが生成した SDO ファイルのタイミング値が正しく設定されていないためです。

この問題は、Quartus® II ソフトウェア・バージョン 6.0 から修正されています。

パッチ 1.14 は、バージョン 5.1 SP1 でこの問題を解決するためにも利用可能です。パッチ については、Altera・アプリケーションにお問い合わせください

この問題は、Quartus® II ソフトウェアでデザインをシミュレートする場合には発生しません。

関連製品

本記事の適用対象: 1 製品

Stratix® II FPGA

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。