詳細
Stratix® V、Arria® V、およびCyclone® V トランシーバー・デバイス上の複数のトランシーバー・インスタンス間で Tx PLL を共有する際の一般的なルールは次のとおりです。
- Tx PLL を共有するすべてのトランシーバー・インスタンスは、共通の refclk 入力を備えている必要があります。
- Tx PLL を共有するすべてのトランシーバー・インスタンスは、Tx PLL VCO (ベースデータレート) の共通周波数を備えている必要があります。
- Tx PLL を共有するすべてのトランシーバー・インスタンスには、Tx PLL のリセットまたはパワーダウン入力が共通している必要があります。
- Tx PLL を共有するすべてのトランシーバー・インスタンスには、共通のリコンフィグレーション・コントローラーが必要です。
- ダイナミック・リコンフィグレーションも実装するデザイン向けの Tx PLL を共有するには、Tx PLL を共有する各トランシーバーに Quartus® II XCVR_TX_PLL_RECONFIG_GROUP QSF の割り当てが必要です。
上記の要件を満たしていない場合、Quartus® II No Fit エラーが生じる場合があります。
詳細については、デバイス固有のハンドブック または PHY IP Userguide を参照してください。