詳細
Quartus® II ソフトウェアのバージョン 14.1 以前の問題により、双方向バッファーの OE ポートと IN ポートを切り替える可能性があるため、双方向ピンのデータポートをデザインの定数 0 に接続すると、機能上の問題が発生する可能性があります。
解決方法
以下のコードに示されているように、"keep" 属性を使用して固定ワイヤーを維持します。
VHDL の場合:
シグナルconst_zero_sig: std_logic;
属性 keep:
属性 keep of const_zero_sig: シグナルが true。
開始
const_zero_sig <= \'0\';
enable=\'1\' else \'Z\' の場合、TRI_PIN <= const_zero_sig。
Verilog の場合:
wire const_zero_sig /* synthesis keep */;
const_zero_sig = 1\'b0 を割り当てます。
割り当てTRI_PIN = 有効ですか?const_zero_sig: 1\'bz;
この問題は、Quartus® II ソフトウェアの今後のリリースで解決される予定です。