記事 ID: 000081971 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

SoC テクニカル・リファレンス・マニュアルにおける不正な Trust方の情報

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    Arria V デバイス・ハンドブック& Arria V デバイス・ハンドブックに不正な情報が含まれています 次により開始されたトランザクションの Trust のセキュリティー・レベル。 イーサネット MAC および ETR マスター・インターフェイス。インターコネクトの章 第 3 巻: ハード・プロセッサー・システムのテクニカル・リファレンス これらのハンドブックのマニュアルには、以下の点が正しく記載されていません。 これらのトランザクションは非セキュアです。

    解決方法

    次の表は、適切な TrustSecurity のセキュリティー・レベルを一覧表示しています。 これらのコンポーネントのマスターからのトランザクションの場合。

    インターコネクト・マスター・インターフェイス
    マスターTrustのセキュリティ
    EMAC 0/1安全
    ETRトランザクション当たり

    関連製品

    本記事の適用対象: 2 製品

    Arria® V FPGA & SoC FPGA
    Cyclone® V FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。